This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-102955

(43) Date of publication of application: 23.04.1993

(51)Int.CI.

H04L 7/033

H03L 7/18

H04L 7/00

(21)Application number: 03-256464

(71)Applicant: TOSHIBA CORP

(22)Date of filing:


03.10.1991

(72)Inventor: KAWASHIMA KAZUHIRO

(54) CLOCK OSCILLATING CIRCUIT

(57)Abstract:

PURPOSE: To generate an operation clock having high stability by a small-sized and inexpensive circuit by generating the operation clock in which time aging of a frequency is scarcely generated without using a reference oscillator of high accuracy. CONSTITUTION: In a clock oscillating circuit 9 for generating an operation clock and supplying it to a digital modulating/demodulating circuit main body 43, a storage circuit 97 and a correcting circuit 95 are provided in addition to an oscillating circuit main body using a PLL circuit, and in the storage circuit 97, a time aging variation of a transmission rate of an output generated by the oscillating circuit main body to a receiving transmission rate of a radio digital signal sent from a base station is stored in advance as frequency correction data. In such as state, in accordance with time aging, the corresponding frequency correction data is read out of this storage circuit 97 and supplied to the correcting circuit 95, and by this correcting circuit 95, a control voltage value supplied to a VCO of the oscillating circuit main body is corrected, based on the frequency correction data.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-102955

(43)公開日 平成5年(1993)4月23日


| (51) Int,Cl,‡ | . 識別記号 | 庁内整理番号 | FI | 技術表示箇所 | | | |
|---------------|-----------------|------------|------------|---------------------|--------------|-----------------|------|
| HO4L 7/03 | , | | | | | 汉州 汉 小回7 | |
| H03L 7/18 | | | | | | | |
| HO4L 7/00 | F | 8949 – 5 K | • | • | | | |
| | | 8949 – 5 K | HO4L | 7/ 02 | | В | |
| | | 9182 - 5 J | HO3L | | | z | |
| | | | | 審査請求 | 未請求 | 請求項の数1(全 | 5 頁) |
| (21)出願番号 | 特願平3-256464 | (71)出顧人 | 000003078 | | | | |
| | | • | | 株式会社 | 上東芝 | | |
| (22)出順日 | 平成3年(1991)10月3日 | | | 神奈川県 | 其川崎市寺 | 医区堀川町72番地 | |
| | | | (72)発明者 | 川島 - | - 廣 | | |
| | | | | 東京都日野市旭が丘3丁目1番地の1 株 | | | |
| | • • | | 式会社東芝日野工場内 | | | | |
| | | | (74)代理人 | 弁理士 | 鈴江 声 | 彦 | |
| | | | | | | | |
| , | | • | | | | | |
| | | • | | | | | |
| • | | | | | | | |
| | | | | | | | |

(54)【発明の名称】 クロツク発振回路

(57) 【要約】

【目的】 高精度の基準発振器を使用することなく、周波数の経時変化が少ない動作クロックを発生できるようにし、これにより小形で安価な回路により高安定の動作クロックを発生する。

【構成】 ディジタル変復興回路本体43に対し動作クロックを発生して供給するクロック発振回路において、Pしし回路を使用した発振回路本体に加えて、配億回路97と、補正回路95とを備え、上記記憶回路97には、基地局から送られた無線ディジタル信号の受信伝送速度に対する上記発振回路本体が発生する出力の伝送速度の経時変化量を周波数補正データとして予め記憶した。この接近の路が開正データを読出して補正回路95で上記周波数補正データに基づいて上記を照回路本体のVCOに供給する制御電圧値を補正するようにしたものである。



【特許請求の範囲】

【請求項1】 基地局との間で送受信する無線ディジタル信号の変復調処理を少なくともディジタル信号処理にて行なう回路に対し、動作クロックを発生して供給するクロック免扱回路において、

電圧制御発振器を育し、この電圧制御発振器から発生される動作クロック周波数を基準発振器の基準発振周波数と位相比較し、その差に応じて制御電圧を生成して上記電圧制御発振器に供給する発振回路本体と、

前記基地局から送られた無線ディジタル信号の受信伝送 速度に対する前記発振回路本体の出力の伝送速度の変化 量を周波数補正情報として記憶した記憶手段と、

少なくとも経時変化に従って前記記憶手段から対応する 周波数補正情報を読出し、この周波数補正情報に基づい て前記電圧制御発振器に供給する制御電圧を補正する補 正手段とを具備したことを特徴とするクロック発振回 路。

【発明の詳細な説明】

[1000]

【産業上の利用分野】本発明は、例えばディジタル変調 方式を採用した自動車・携帯無線電話装置やコードレス 電話機において、変復調処理を少なくともディジタル信 号処理にて行なう回路に動作クロックを供給するために 設けられるクロック発振回路に関する。

[0002]

【従来の技術】従来、この種の回路は一般に位相同期ループ (PLL) を使用し、このループの電圧制御発振器 (VCO) から発生される動作クロックの周波数を、例えは場水晶発振器を用いた基準発振器により発生される基準発振周波数に応じて安定化するようにしている。

[0003]

【発明が解決しようとする課題】ところが、このような 従来の回路にあっては、一般に基準発振器が発振周波数 の経時変化(経年変化を含む)を有しているため、それ に応じて動作クロックの周波数が変化するという問題。 があった。動作クロックの周波数が変化すると、ディジ タル処理回路が誤動作を起こし易くなったり、また場合 によっては動作停止に至るため極めて好ましくなかった。また、このような問題点は発振周波数の経時変化が 少ない高特度の水晶発振器を使用すれば多少軽減することが可能である。しかし、このような基準発器を使用 すると回路構成の大形化やコストアップを招くという別 の問題を生じていた。

【0004】本発明は上記事情に着目してなされたもので、その目的とするところは、高精度の基準発展器を使用することなく、周波数の経時変化が少ない動作クロックを発生できるようにし、これにより小形で安価な回路により高安定の動作クロックを発生することができるクロック発展回路を提供することである。

100051

【課題を解決するための手段】上記目的を連成するために本発明は、基地局との間で送受信する無線ディジタル信号の変複調処理を少なくともディジタル信号処理に行なう回路に対し、動作クロックを発生して供給する動作クロック発振回路において、位相同期ループを使用した発振回路本体に加えて、記憶手段と、補近手段と表現の場合を通過である。そして、上記記憶手段には、基地局から送れた無線ディジタル信号の受信伝送速度に対する。上記練ディジタル信号の受信伝送速度の変化監を記れた無線ディジタル信号の受信伝送速度の変化監を記れた無線ディジタル信号の受信伝送速度の変化監を記れた無線ディジタル信号の受信伝送速度の変化に対するようにしておき、上記補正争段により、少なくとも経時変化に従って上記記憶手段から対応する周波数補正情報を統出し、この周波数補正情報に対して上記発振回路本体の電圧制御発振器に供給する制御電圧を補正するようにしたものである。

[0006]

【作用】この結果本発明によれば、たとえ発振回路本体の基準発振器が発振網波数の経時変化を起こしても、記憶手段に記憶されている周波数補正情報に応じて、上記経時変化による動作クロックの変化は補正されることになる。このため、基準発振周波数の経時変化による影響は排除され、これにより動作クロックの周波は伝統を連ば作品である。また、上記周波数補正情報は基地局の送信周波数を基準に設定されているので、動作クロック周波は高安定な基地局の送信周波数に依存することになり、極めて高安定は保持される。さらに、記憶手段あび補近手段を追加するだけで実現できるので、高様度の基準振器を設ける場合に比べて回路を極めて簡単かつ安価に構成することができる。

[0007]

30 【実施例】以下、本発明をディジタル自動車電話装置のディジタル変復調回路に適用した場合を例にとって説明する。図1はその構成を示す回路ブロック図であり、周辺回路とともに示している。

【0009】一方、符号復号回路5により音声符号化お 50 よび誤り訂正符号化が行なわれた送話信号は、ディジタ ルで位置回路4のディジタル変位個回路本体43に入力される。このディジタル変位個回路本体43では、上記符号化送話信号に対しディジタル変和のための信号処理が行なわれる。このディジタル変位和回路本体43から出力された符号化送話信号は、D/A変換器44でナログ信号に変換されたのち帯域通過フィルタ(BPF)45を経てミキサ46に入力され、ここで局部発展2を経てミキサ46に入力され、ここで局部発展2を経て、2の発展周波数とミキシングされて中間周波信号に発達される。そしてこの送信中間周波信号は、帯域通過フィルタ48を経て送信周波数変換され、さらに送信電力増幅器(HPA)7で増幅されたのち共用器2を経てアンテナ1から基地局へ向けて送信される。

【0010】ところで、上記ディジタル変復調回路4内には、ディジタル変復調回路本体43に対し助作クロックを供給するためのクロック発援回路9が設けられている。このクロック発援回路9は、電圧制御発援器(VCO)91と、分周器92と、位相比效器93と、基単発振器94と、ループフィルタ(LPF)96とにより構成されるPLし回路を有し、さらに補正回路95および記憶回路97を備えている。

【0011】記憶回路97は、例えばEEPROMからなるメモリ部と、このメモリ部から読み出されたディジタルデータをアナログ信号に変換して保持するD/A変換部とから构成される。上記メモリ部には、周波致の経時変化型(周波致ずれ)に対応する図圧値が、周波致端正データとして予め記憶してある。そしてこの周波致端正データは、制御回路(CPU)8から供給されるアドレスおよび読出し指示に従ってメモリ部から読み出され、D/A変換部でアナログ信号に変換されたのち補正回路95に供給される。

【0013】このような构成であるから、発呼機作が行なわれるかまたは登呼が発生するごとに、CPU8からその時点での装置の受信周波数のずれに対応するドレスと説出し指示とが発生されて記憶回路97に供給のでスと説出し指示とが発生されて記憶回路97に供給のでは、このため、記憶回路97からは上記受信周波数流にデータに対応する周波数補正データが説み出され、そのアナログ値が補正回路95に供給される。そうすると、補正回路95では位相比数器93から出た記周波数補正データのアナログ値によれた意信号が、上記周波数補正データのアナログ値に応じて帰正され、この補正された差信号がループフィルタ96で平滑されたのちVCO91に制御口圧として供給される。このため、VCO91からは装置の通算使用時

間に応じて周波数が補正された動作クロックが発展され、ディジタル変位瞬回路本体43に供給される。

【0014】したがって、PLL回路の基序発振器94の発展層波数が経時変化を起こしたとしても、この基序発振周波数の経時変化による助作クロック周波数の変化は自動的に補正され、この結果ディジタル変復副回路本体43には周波数の経時変化が無い常に安定な動作クロックを供給することができる。したがって、ディジタル変復副回路本体43の助作を半永久的に安定に保つことができる。

【0015】また、記憶回路97には、用波数の経時変化しに対応する包圧値が、周波数補正データとして記憶されているので、助作クロック周波数は結果的に基地局の極めて高額度の送信周波数を基単に補正されることになる。 つまり、助作クロック周波数の額度を基地局の送信周波数の箱度に依存させて高額度に保持することができる。

【0016】さらに本実施例では、記憶回路97および例えば選圧加算回路もしくはそれに相当する信号処理回路からなる補正回路95を追加するだけで実現でき、しかも高額度の基準発振器を設ける必要がないので、回路を簡単かつ安価に構成することができる。

【0017】なお、本発明は上記実施例に限定されるものではない。例えば、上記実施例ではPLL回路に対応させて記憶回路97および補正回路95をアナログ回路により構成した場合について説明したが、ディジタルPLL回路が使用されている場合には、それに対応させて記憶回路および補正回路をディジタル回路により構成してもよい。

0 【0018】また、前紀実施例では位相比效器93の後段に補正回路95を掉入して差信号を補正するようにしたが、ループフィルタ96の後段に補正回路を挿入してループ回路96から出力される制御図圧を補正するように構成してもよい。

【0019】さらに、前記実施例では基準発振周波致の経時変化のみをお応して周波数補正データを設定するようにしたが、基準発振器の基準発振周波数が温度特性を有している場合には、この温度特性も考慮して周波致補正データを設定するようにしてもよい。この場合には、共同の受信周波致のずれおよび装置内の温度に応じてアドレスを生成して記憶回路をアクセスすることにより、その時点で最適な周波致補正データを競み出して補正回路に供給することができ、これによりさらに高緯度の補正を行なうことが可能となる。

【0020】その他、記憶回路および福正回路の回路格成や制御回路による制御手類および制御内容。周波数補正情報の格成、ディジタル、曳綱回路の構成、適用する無額装配の用途や移頭等についても、本発明の要旨を追脱しない時間で和々変形して実施できる。

50 [0021]

5

【発明の効果】以上詳述したように本発明は、基地局との間で送受信する無線ディジタル信号の変複調処理を少なくともディジタル信号処理にて行なう回路に対し、動作クロックを発生して供給するクロック発振回路において、位相同期ループを使用した発振回路本体に加えて、記憶手段と、補正手段とを備えている。そして、上記記憶手段に、基地局から送られた無線ディジタル信号の受信伝送速度に対する、上記発振回路本体が発生する出し、当時である。と記憶を関係を表しているとも経時変化に従っておき、上記に手段により、少なくとも経時変化に従って上記記憶手段から対応する周波数補正情報と読出し、この周波数補正情報に基づいて上記発振回路本体の電圧制御発振器に供給する制御電圧を補正するようにしたものである。

【0022】したがって本発明によれば、高精度の基準発展器を使用することなく、周波数の経時変化が少ない動作クロックを発生することができ、これにより小形で安価な回路により高安定の動作クロックを発生すること

ができるクロック発展回路を提供することができる。 【図面の簡単な説明】

【図1】本発明の一実施例におけるクロック発援回路を 有するディジタル変復週回路の構成を示す回路プロック 図。

6

【符号の説明】

1 …アンテナ、2 …共用器 (DUP)、3 …受信回路、4 …ディジタル変複調回路、5 …符号複号回路、6 …送信周波数変換回路、7 …送信電力増幅器 (HPPA)、8 …制御回路 (CPU)、9 …クロック発版回路、4 1 …低城通過フィルタ (LPF)、4 2 …A/D変換器、4 3 …ディジタル変複調回路本体、4 4 …D/A変換器、4 5、4 8 …帯域通過フィルタ (BPF)、4 6 …ミクサ、4 7 …局部発振器、9 1 …電圧制御発振器(VCO)、9 2 …分周器、9 3 …位相比較器、9 4 …基準発振器、9 5 …補正回路、9 6 …ループフィルタ、9 7 …記憶回路。

[四1]

